某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问: (1)该机可以配备的最大主存容量为__________。 (2)该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间___________,则共需____________个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为______________。 (3)若为该机配备2K×16位的Cache,每块8B,采用2相联映射方式,试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为462EH,则该地址可映射到Cache的哪一组? (4)若该机已有8K×16位的ROM存储器,地址处于主存的最高端,现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域,起始地址为00000H,假设SRAM芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端;试写出RAM,ROM的地址范围,并画出SRAM,ROM与CPU的连接图,标明SRAM芯片个数,译码器的输入输出总线,地址线,数据线,控制线及其连接。